NASA irá utilizar CPUs baseadas na arquitetura RISC-V

A NASA irá utilizar CPUs baseadas na arquitetura RISC-V para seus computadores de vôo espacial. O designer de chips SiFive disse na terça-feira que seus núcleos de CPU compatíveis com RISC-V alimentarão o recém-anunciado High-Performance Spaceflight Computer (HPSC) da NASA. O sistema de computador formará a espinha dorsal para futuras missões tripuladas e não tripuladas,

A NASA irá utilizar CPUs baseadas na arquitetura RISC-V para seus computadores de vôo espacial.

O designer de chips SiFive disse na terça-feira que seus núcleos de CPU compatíveis com RISC-V alimentarão o recém-anunciado High-Performance Spaceflight Computer (HPSC) da NASA.

O sistema de computador formará a espinha dorsal para futuras missões tripuladas e não tripuladas, incluindo aquelas para a Lua e Marte.

O processador do HPSC substitui o antigo BAE RAD750 baseado em PowerPC, que foi introduzido há mais de duas décadas e já voou em inúmeras naves espaciais, incluindo os rovers Curiosity e Perseverance e o Telescópio Espacial James Web.

A SiFive afirma que o processador de 12 núcleos que está projetando com a Microchip proporcionará uma melhoria de 100 vezes no desempenho em relação ao seu antecessor, oferecendo eficiência de energia superior graças à sua capacidade de desligar várias seções do chip quando não estiver em uso.

Antes de ler esta notícia da NASA, você deve lembrar o que era o termo RISC e CISC…

Reduced Instruction Set Computer ou Computador com um Conjunto Reduzido de Instruções (RISC), é uma linha de arquitetura de processadores que favorece um conjunto simples e pequeno de instruções que levam aproximadamente a mesma quantidade de tempo para serem executadas.

A maioria dos microprocessadores modernos são RISCs, por exemplo DEC Alpha, SPARC, MIPS, e PowerPC.

O tipo de microprocessador mais largamente usado em desktops, o x86, é mais CISC do que RISC, embora chips mais novos traduzam instruções x86 baseadas em arquitetura CISC em formas baseadas em arquitetura RISC mais simples, utilizando prioridade de execução.

Esse desempenho é importante, disse Kang, para permitir uma nova geração de rovers autônomos, processamento de visão, voos espaciais, orientação e aplicações de comunicação além da atmosfera e órbita da Terra.

Falando nisso, o processador HPSC contará com oito núcleos de processamento vetorial X280 otimizados para AI/ML da SiFive, além de quatro núcleos de CPU RISC-V de uso geral.

O X280 é um núcleo de CPU RISC-V com extensões avançadas de matemática vetorial. Como o próprio nome sugere, ele expande a arquitetura de conjunto de instruções padrão RISC-V (ISA), o que significa que pode executar código de aplicativo, bem como instruções para acelerar o processamento de vetores, fazendo isso em hardware.

A SiFive afirma que essas extensões vetoriais permitem que o projetista do chip alcance um desempenho seis vezes maior do que as instruções vetoriais RISC-V padrão, enquanto mantém o envelope de baixo consumo de energia da plataforma.

No entanto, além do desempenho absoluto, os chips destinados ao espaço sideral devem enfrentar condições operacionais adversas.

“Se você olhar para esses chips que estão indo para o espaço e esses ambientes, há muito que eles precisam fazer”, disse Kang. “Parte disso vem da arquitetura; parte vem do próprio design do chip; parte disso vem do processo.”

1 comment